PATENT ABSTRACTS OF JAPAN

(11)Publication number:

09-074355

(43) Date of publication of application: 18.03.1997

(51)Int.CI.

HO3M 3/02

HO3M 1/54

(21)Application number: 07-229471

(22)Date of filing:

06.09.1995

(71)Applicant: YAMAHA CORP


(72)Inventor: MAEJIMA TOSHIO

(54) ANALOG/DIGITAL CONVERTER

(57)Abstract:

PROBLEM TO BE SOLVED: To process the analog signals of plural channels without extending a circuit scale.

SOLUTION: An integrating means 11 successively executes integration processing corresponding to respective channels. Integrated value storage means 12, 12... receive integrated value signals showing the results of integrating processing corresponding to the respective channels through a switch means 15 and store them for each channel. A quantizing means 13 quantizes the results of integrating processing corresponding to the respective channels and successively outputs digital signals corresponding to the respective channels, and an inverse quantizing means 14 converts these digital signals to feedback analog signals. The switch means 15 successively supplies the input analog signals corresponding to the respective channels, the integrated value signals stored in the integrated value storage means 12 and the feedback analog signals to the integrating means and the integrated value signals provided as a result are successively supplied to the integrated value storage means 12.



LEGAL STATUS

[Date of request for examination]

17.06.1997

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

3019753

[Date of registration]

07.01.2000

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平9-74355

(43)公開日 平成9年(1997)3月18日

(51) Int.Cl.⁶

酸別記号 广内整理番号

FΙ

技術表示簡所

H 0 3 M 3/02 1/54 9382-5K

H 0 3 M 3/02 1/54

審査請求 未請求 請求項の数3 OL (全 23 頁)

(21)出願番号

特顧平7-229471

(71)出顧人 000004075

ヤマハ株式会社

(22)出顧日

平成7年(1995)9月6日

静岡県浜松市中沢町10番1号

(72)発明者 前島 利夫

静岡県浜松市中沢町10番1号 ヤマハ株式


会社内

(74)代理人 弁理士 川▲崎▼ 研二 (外1名)

(54) 【発明の名称】 アナログ/デジタル変換器

(57)【要約】

【課題】 回路規模を大きくすることなく複数チャネルのアナログ信号を処理可能なA/D変換器を提供する。 【解決手段】 積分手段11は各チャネルに対応した積分処理を順次実行する。積分値記憶手段12、12、…は、各チャネルに対応した積分処理の結果を示す積分値信号をスイッチ手段15を介して受け取り、各チャネルに対応した積分処理の結果を量子化し、各チャネルに対応した積分処理の結果を量子化し、各チャネルに対応したデジタル信号を順次出力し、逆量子化手段14は、このデジタル信号を順次出力し、逆量子化手段14は、このデジタル信号を順次出力し、逆量子化手段15は、とのデジタル信号を順次出力し、逆量子化手段15は、この結果を見て変換する。スイッチ手段15は、各チャネルに対応した入力アナログ信号、積分値記憶手段に記憶された積分値信号を積分手段11に順次供給し、この結果得られる積分値信号を積分値記憶手段12に順次供給する。



1

【特許請求の範囲】

【請求項1】 複数チャネルの入力アナログ信号を時分 割制御によりデジタル信号に順次変換するアナログ/デ ジタル変換器であって、

各チャネルに対応した積分処理を順次実行する積分手段

前記各チャネルに対応した積分処理の結果を示す積分値 信号を各チャネル毎に記憶する複数の積分値記憶手段

ことにより各チャネルに対応したデジタル信号を順次出 力する量子化手段と、

前記デジタル信号を帰還アナログ信号に変換する逆量子 化手段と、

前記各チャネルに対応した積分処理が行われる毎に、前 記積分手段の積分処理の結果を初期化し、当該チャネル に対応した入力アナログ信号、積分値記憶手段に記憶さ れた積分値信号および帰還アナログ信号を前記積分手段 に供給して積分処理を行わせ、該積分処理によって得ら 段に供給するスイッチ手段とを具備することを特徴とす るアナログ/デジタル変換器。

【請求項2】 前記積分値記憶手段は前記積分値信号を 記憶するためのキャパシタを少なくとも2個有し、

前記スイッチ手段は、各チャネル毎に、当該チャネルに 対応した積分値信号を当該チャネルに対応した積分値記 憶手段の一のキャパシタから前記積分手段に供給する処 理と、前記積分手段から得られる当該チャネルに対応し た積分値信号を当該チャネルに対応した積分値記憶手段 の他の一のキャパシタに供給する処理とを同時に実行す 30 ることを特徴とする請求項1記載のアナログ/デジタル 変換器。

【請求項3】 前記各チャネル毎に入力アナログ信号を サンプリングする入力スイッチドキャパシタ手段を有 し、各入力スイッチドキャパシタ手段によって同一タイ ミングでサンプリングされた入力アナログ信号を各チャ ネル毎に前記積分手段に順次供給するようにしたことを 特徴とする請求項1記載のアナログ/デジタル変換器。 【発明の詳細な説明】

[0001]

【発明の属する技術分野】この発明は、PCMオーディ オ等の分野において使用されるデルタシグマ変調型のア ナログ/デジタル変換器に関する。

[0002]

【従来の技術】デルタシグマ変調型のA/D変換器の一 般的な構成を図14~図16に例示する。まず、図14 に示すA/D変換器は、1次のデルタシグマ変調を行う ことによりA/D変換を行うものであり、減算部1と、 積分部2と、量子化部3と、逆量子化部4とを有してい る。この構成において、一定のサンプリング周期毎に、

積分部2の積分値を量子化部3によって量子化し1ビッ トのデジタル信号を出力する処理と、この出力デジタル 信号と等価な帰還アナログ信号を逆量子化部4によって 発生し、入力アナログ信号からこの帰還アナログ信号を 滅算した信号を積分部2によって積分する処理が逐次実 行される。かかる処理が繰り返される結果、入力アナロ グ信号によってパルス密度変調された1ビットのデジタ ル信号が得られる。図15および図16は3次のデルタ シグマ変調を行うタイプのA/D変換器の例を示すもの 前記各チャネルに対応した積分処理の結果を量子化する 10 であり、図14に示すものと同様、減算部1、積分部 2、量子化部3および逆量子化部4を用いて構成されて いる。なお、5は加算器である。

[0003]

【発明が解決しようとする課題】ところで、オーディオ 装置等において複数チャネルのアナログ信号のA/D変 換が必要とされる場合がある。かかる場合、上述したよ うなA/D変換器をチャネル数分だけ並設し、各A/D 変換器により各チャネルに対応したA/D変換を行って いた。このため、オディオ装置の信号処理系の回路が大 れる積分値信号を当該チャネルに対応した積分値記憶手 20 規模なものになってしまい、装置が高価になってしまう という問題があった。また、このような複数チャネルの A/D変換を行う回路をLSI(大規模集積回路)によ って構成する場合には、チップ面積が大きくなってしま うため、LSI自体が高価になってしまうという問題が あった。

> 【0004】この発明は上述した事情に鑑みてなされた ものであり、回路規模を大きくすることなく複数チャネ ルのアナログ信号を処理可能なアナログ/デジタル変換 器を提供することを目的としている。

[0005]

【課題を解決するための手段】請求項1に係る発明は、 複数チャネルの入力アナログ信号を時分割制御によりデ ジタル信号に順次変換するアナログ/デジタル変換器を 提供するものである。とのアナログ/デジタル変換器 は、図1に示す構成を有するものであり、各チャネルに 対応した積分処理を順次実行する積分手段11と、前記 各チャネルに対応した積分処理の結果を示す積分値信号 を各チャネル毎に記憶する複数の積分値記憶手段12. 12,…と、前記各チャネルに対応した積分処理の結果 40 を量子化することにより各チャネルに対応したデジタル 信号を順次出力する量子化手段13と、前記デジタル信 号を帰還アナログ信号に変換する逆量子化手段14と、 前記各チャネルに対応した積分処理が行われる毎に、前 記積分手段の積分処理の結果を初期化し、当該チャネル に対応した入力アナログ信号、積分値記憶手段に記憶さ れた積分値信号および帰還アナログ信号を前記積分手段 に供給して積分処理を行わせ、該積分処理によって得ら れる積分値信号を当該チャネルに対応した積分値記憶手 段に供給するスイッチ手段15とを具備するものであ 50 る。

【0006】とのアナログ/デジタル変換器によれば、 時分割制御の下、積分手段 1 1 により各チャネルに対応 した積分処理が逐次実行される。ここで、複数チャネル に対応した積分処理を順次実行する場合には、一のチャ ネルに対応した積分処理が他のチャネルに対応した積分 処理によって中断されることとなる。しかしながら、本 発明においては、あるチャネルに対応した積分処理が中 断される際にその積分処理の結果を示す積分値信号が積 分値記憶手段12によって記憶され、当該チャネルに対 応した積分処理が再開される際にはその積分値信号が積 10 分手段11に供給されるため、当該チャネルに対応した 積分処理は中断が生じるにも拘わらず正常に実行される のである。

【0007】請求項2に係る発明は、請求項1に係る発 明において、図2に示すように、各積分値記憶手段1 2.12,…に、積分値信号を記憶するためのキャパシ タ120を少なくとも2個備えたものである。この構成 において、スイッチ手段15は、各チャネル毎に、当該 チャネルに対応した積分値信号を当該チャネルに対応し た積分値記憶手段の一のキャバシタ12Cから前記積分 20 手段に供給する処理と、前記積分手段から得られる当該 チャネルに対応した積分値信号を当該チャネルに対応し た積分値記憶手段の他の一のキャパシタ12Cに供給す る処理とを同時に実行する。

【0008】本発明によれば、少ないタイムスロット数 で複数チャネルに対応したA/D変換をすることができ るという利点がある。

【0009】請求項3に係る発明は、請求項1に係る発 明において、図3に示すように、各チャネル毎に入力ア ナログ信号をサンプリングする入力スイッチドキャパシ タ手段16, 16, …を有し、各入力スイッチドキャパ シタ手段によって同一タイミングでサンプリングされた 入力アナログ信号を各チャネル毎に前記積分手段に順次 供給するようにしたものである。

【0010】本発明によれば、複数チャネルの入力アナ ログ信号を同一タイミングでサンプリングしA/D変換 をすることができるという利点がある。

[0011]

【発明の実施の形態】以下、本発明を更に理解しやすく するため、実施の形態について説明する。かかる実施の 形態は、本発明の一態様を示すものであり、この発明を 限定するものではなく、本発明の範囲で任意に変更可能

【0012】A. 実施形態の構成

図4はこの発明の一実施形態であるデルタシグマ型A/ D変換器の構成を示すブロック図である。このA/D変 換器は、2チャネルの入力アナログ信号Ainlおよび Ain2のA/D変換を並列実行するものである。これ らの入力アナログ信号は平衡信号であり、第1チャネル **の入力アナログ信号Ainlは正相信号AinlPおよ 50 【0019】他の入力サンブルホールド回路12~14**

び逆相信号Ain1Nによって構成されており、第2チ ャネルの入力アナログ信号Ain2は正相信号Ain2 Pおよび逆相信号Ain2Nによって構成されている。 【0013】クロック回路80は、このA/D変換器内 の各部の動作タイミングを制御する手段であり、かかる タイミング制御に必要なクロックa, b, d, ac, b d, b1, d1, b2およびd2を出力する。これらの クロックの波形を図5のタイミングチャートに示す。 【0014】入力スイッチドキャパシタ部11~14

は、各々入力アナログ信号のレベルに応じた電流を出力 する手段である。上述した各入力アナログ信号のうち第 1チャネルの正相信号AinlPは入力スイッチドキャ パシタ部11へ、第2チャネルの正相信号Ain2Pは 入力スイッチドキャパシタ部12へ、第1チャネルの逆 相信号Ain1Nは入力スイッチドキャパシタ部13 へ、第2チャネルの逆相信号Ain2Nは入力スイッチ ドキャパシタ部14へ各々供給される。また、入力スイ ッチドキャパシタ部11および12から出力される各電 流は共通の信号線LP(以下、正相入力線LPとい

う。) に順次供給され、一方、入力スイッチドキャパシ タ部13および14から出力される各電流も共通の信号 線LN(以下、逆相入力線LNという。)に順次供給さ れる。

【0015】各入力スイッチドキャパシタ部の構成につ いて説明すると、まず、入力スイッチドキャパシタ部1 1は、キャパシタC1と4個のアナログスイッチS11 1~S114を有している。

【0016】 ここで、アナログスイッチS111および S113は、クロックaにより導通状態とされる。これ らのアナログスイッチが導通状態となることにより、ア ナログスイッチS111→キャパシタC1→アナログス イッチS113→基準電源Vrefという信号経路が形 成され、この信号経路を介すことにより信号AinlP のレベルに応じた電荷がキャパシタC1に保持される。 【0017】また、アナログスイッチS112およびS 114は、クロックbが出力されることにより導通状態 とされる。これらのアナログスイッチが導通状態とされ ることにより、基準電源Vref→アナログスイッチS 112→キャパシタC1→アナログスイッチS114→ 正相入力線LPという信号経路が形成され、この信号経 路を介すことにより、キャパシタC1に保持された電荷 が正相入力線LPに供給される。

【0018】クロックaおよびbは、図5に示すよう に、各々一定時間間隔で交互に出力される。このため、 アナログ信号AinlPのレベルに応じた電荷がキャパ シタC1に保持される動作とこの電荷が正相入力線LP に供給される動作が一定時間間隔で繰り返され、これに よりアナログ信号AinlPのレベルに応じた電流が正 相入力線LPに出力されることとなる。

も、入力サンプルホールド回路11と同様な構成であ り、入力アナログ信号のレベルに応じた電荷を保持する キャパシタC1.1、C5 およびС15を各々有してい る。また、各入力サンブルホールド回路12~14は、 入力アナログ信号をキャパシタに印加させる信号経路お よびキャパシタに保持された電荷を正相入力線または逆 相入力線に出力させる信号経路を形成するための4個の アナログスイッチを各々有している。ただし、入力サン プルホールド回路12および14における後者の信号経 路を形成するための2個のアナログスイッチは、クロッ 10 クbではなくクロックdによって導通状態とされるよう になっている。

. .

【0020】積分部40は、差動増幅器41と、積分用 キャパシタC4およびC8と、初期化用アナログスイッ チS401およびS402とにより構成されている。と こで、差動増幅器41の正転入力端IPは正相入力線L Pに接続されており、反転入力端INは逆相入力線LN に接続されている。積分用キャパシタC4およびC8 は、差動増幅器41の正転入力端IPと反転出力端ON との間および反転入力端 I Nと正転出力端 O P との間に 20 各々介挿されている。また、差動増幅器41の反転出力 端ONおよび正転出力端OPは各々信号線MPおよびM N(以下、正相出力線MPおよび逆相出力線MNとい う。) に接続されている。

【0021】以上の構成により、差動増幅器41の正転 入力端 I Pおよび反転入力端 I Nの電位を基準電源 V r e f のレベルに維持した状態で両入力端から入力される 信号の積分が行われ、正相入力線LPを介して供給され る全電荷が積分用キャパシタC4に蓄積され、逆相入力 8に蓄積される。この結果、積分値に相当する電圧が差 動増幅器41の反転出力端ONおよび正転出力端OP間 に出力される。この積分値に相当する出力電圧は、正相 出力線MPおよび逆相出力線MNにより、正相成分に相 当するものと逆相成分に相当するものに分離されて各部 に供給される。

【0022】また、初期化用アナログスイッチS401 およびS402は積分用キャパシタC4およびC8に対 し各々並列接続されている。これらの初期化用アナログ って導通状態とされるものであり、積分用キャパシタC 4およびC8の両端を短絡し、積分値を0とする手段と して使用される。

【0023】この積分部40は、時分割制御の下、第1 チャネルの入力アナログ信号Ainl(=AinlP, AinlN)を対象とした積分処理と第2チャネルの入 カアナログ信号Ain2(=Ain2P, Ain2N) を対象とした積分処理とを順次交互に実行するものであ る。とのような積分処理の時分割制御を可能にするた め、本実施形態においては、以下の手段を講じている。

【0024】a. 第1チャネル (第2チャネル) に対応 した積分処理を中断する場合には、積分部40の積分値 を0に初期化し、第2チャネル(第1チャネル)に対応 した積分処理に積分部40を引き渡す。上述した初期化 アナログスイッチS401およびS402は、この役割 を果す手段である。

【0025】b. 上記第1チャネル (第2チャネル) に 対応した積分処理の中断の際、その中断時点までに得ら れた積分値を記憶しておく。そして、第1チャネル(第 2チャネル) に対応した積分処理を再開する際には、そ の積分値を積分部40に与え、中断時点の状態から積分 処理を再開する。これを可能にするための手段が、図4 における第1積分値記憶部21~24および第2積分値 記憶部31~34である。

【0026】とれらの積分値記憶部は、積分部40が行 う各チャネルに対応した積分処理毎に積分値を表す信号 を記憶する手段であり、第1積分値記憶部21および第 2 積分値記憶部 3 1 は第 1 チャネルの積分値に対応した 正相の信号を、第1積分値記憶部22および第2積分値 記憶部32は第2チャネルの積分値に対応した正相の信 号を、第1積分値記憶部23および第2積分値記憶部3 3は第1チャネルの積分値に対応した逆相の信号を、第 1積分値記憶部24および第2積分値記憶部34は第2 チャネルの積分値に対応した逆相の信号を各々記憶す る。

【0027】各積分値記憶部の構成について説明する と、まず、第1積分値記憶部21は、上述した入力スイ ッチドキャパシタ部と同様、キャパシタC2と4個のア ナログスイッチS211~S214によって構成されて 線LNを介して供給される全電荷が積分用キャパシタC 30 いる。ことで、アナログスイッチS211およびS21 3は、クロック b 2 が与えられることにより導通状態と される。これらのアナログスイッチが導通状態となるこ とにより、正相出力線MP→アナログスイッチS211 →キャパシタC2→アナログスイッチS213→基準電 源Vrefという信号経路が形成される。そして、この 信号経路を介すことにより、積分値を表す信号の正相成 分に相当する電荷がキャパシタC2に保持されることと なる。また、アナログスイッチS212およびS214 は、クロックb1により導通状態とされる。これらのア スイッチS401およびS402は、クロックacによ 40 ナログスイッチが導通状態とされることにより、基準電 源Vref→アナログスイッチS212→キャパシタC 2→アナログスイッチS214→正相入力線しPという 信号経路が形成される。との信号経路を介すことによ り、キャパシタC2に保持された電荷が極性の反転され た状態で正相入力線LPに供給される。このように、ク ロックb2が出力されることによって積分値のサンプリ ングが行われ、クロック b 1 が出力されることにより当 該積分値と等価な電荷が極性の反転した状態で正相入力 線LPに供給されるのである。

50 【0028】第2積分値記憶部31も、上記第1積分値

記憶部21と全く同様な構成であり、キャパシタC3と 4個のアナログスイッチS311~S314を有してい る。ただし、第2積分値記憶部31において積分値の正 相成分に相当する電圧をキャパシタC3に印加するため の信号経路は、クロックblによってアナログスイッチ S311およびS313が導通状態とされることによっ て形成される。また、キャパシタC3に保持された電荷 を正相入力線LPに供給するための信号経路は、クロッ クb2によってアナログスイッチS312およびS31 4が導通状態とされることによって形成される。

۲.

【0029】とのように第1積分値記憶部21と第2積 分値記憶部31とではクロックb1およびb2の果す役 割が入替わっている。このため、クロックb2が出力さ れることにより、正相出力線MP上の電圧が第1積分値 記憶部21のキャパシタC2に印加されると同時に第2 積分値31のキャパシタC3に保持された電荷が正相入 力線LPへ供給される。また、クロックb 1 が出力され ることにより、正相出力線MP上の電圧が第2積分値記 憶部31のキャパシタC3に印加されると同時に第1積 分値21のキャパシタC2に保持された電荷が正相入力 20 線LPへ供給されることとなる。

【0030】他の積分値記憶部も、これらの第1積分値 記憶部21および第2積分値記憶部31と全く同様であ り、1個のキャパシタと4個のアナログスイッチとによ り構成されている。各キャパシタの名称および各アナロ グスイッチの導通制御を行うクロックの名称は図示の通 りである。

【0031】1ビットADC部50は、積分部40から 得られる積分値を量子化するための手段であり、2個の ッチS501~S506と、比較器51により構成され ている。

[0032] CCC、アナログスイッチS501、S5 03、S504およびS506は、クロックbdにより **導通状態とされる。とれらのアナログスイッチが導通状** 態となることにより、正相出力線MP→アナログスイッ チS501→キャパシタC18→アナログスイッチS5 03→基準電源Vrefという信号経路と、逆相出力線 MN→アナログスイッチS504→キャパシタC19→ アナログスイッチS506→基準電源Vrefという信 40 号経路が形成される。そして、前者の信号経路を介すと とにより積分値の正相成分に相当する電圧がキャパシタ C18に印加され、後者の信号経路を介すことにより精 分値の逆相成分に相当する電圧がキャパシタC19に印 加されることとなる。そして、クロックbdが立ち下が り、アナログスイッチS501、S503、S504お よびS506が開放状態となると、キャパシタC18お よびC19は、その時点における印加電圧を保持する。 【0033】また、アナログスイッチS502およびS

導通状態とされる。これらのアナログスイッチが導通状 態とされる結果、基準電源Vref→アナログスイッチ S502→キャパシタC18→比較器51の反転入力端 という信号経路と、基準電源Vref→アナログスイッ チS504→キャパシタC19→比較器51の正転入力 端という信号経路とが形成される。そして、これらの信 号経路を介すことにより、キャパシタC18およびC1 9によって保持された各電圧が、各々極性が反転され、 比較器51の反転入力端および正転入力端に各々供給さ 10 れる。

【0034】比較器51は、通常の比較器とラッチとを 組合せて構成されたものであり、クロックacが与えら れる毎に、その時点における反転入力端および正転入力 端の各入力電圧を比較し、その結果を1ビットのデジタ ル信号OUTとして出力する。このデジタル信号OUT は、帰還クロック生成部60および後続のデジタルフィ ルタ (図示略) 等に供給される。

【0035】帰還クロック生成部60は、クロックac に同期して比較器50の出力デジタル信号を取り込み、 このデジタル信号が "O" である場合にはクロックbd と同期したタイミングでクロックHbdを出力し、

"1"である場合にはクロックbdと同期したタイミン グでクロックLbdを出力する。

【0036】1ビットDAC部70は、上記デジタル信 号OUTに対応した帰還アナログ信号を生成するための 手段であり、キャパシタC 9 およびC 1 0 と、アナログ スイッチS701~S710によって構成されている。 ここで、アナログスイッチS702、S703、S70 4およびS706は、クロックacにより導通状態とさ キャパシタC18およびC19と、6個のアナログスイ 30 れる。これらのアナログスイッチが導通状態とされる結 果、キャパシタC9の両端が基準電源Vrefに接続さ れ、キャパシタC10は基準電源Vrefと接地線との 間に接続される。従って、クロックacが1回発生され ることにより、キャパシタC9には0Vが、キャパシタ C10には電圧Vrefが各々保持されることとなる。 また、アナログスイッチS701およびS705は、ク ロックbdにより導通状態とされる。この結果、キャパ シタC9の一端が接地され、同キャパシタC9の他端か ら0 Vが出力される。また、キャパシタC 1 0の一端が 基準電源Vrefに接続されるため、同キャパシタC9 の他端から電圧2Vrefが出力される。

このようにして出力されたキャパシタC9およびC10 の各電圧をアナログ帰還信号として正相入力線LPおよ び逆相入力線LNに供給する手段であり、各々帰還クロ ック生成部60が発生するクロックHbdまたはLbd によって導通状態とされる。まず、アナログスイッチS 707およびS710は、クロックHbdによって導通 状態とされる。これらのアナログスイッチが導通状態と 505は、クロックacがハイレベルとなることにより 50 された場合、キャパシタC9の出力電圧(=0V)が正 相入力線LPへ、キャバシタC10の出力電圧(=2V ref)が逆相入力線LNへ各々供給される。また、ア ナログスイッチS708およびS709は、クロックし bdによって導通状態とされる。 これらのアナログスイ ッチが導通状態とされた場合、キャパシタC9の出力電 圧(=0V)が逆相入力線LNへ、キャパシタC10の 出力電圧(=2Vref)が正相入力線LPへ各々供給 される。

【0038】B. 実施形態の動作

: .

次に図5のタイミングチャートに従って本実施形態の動 10 作を説明する。本実施形態においては、一定のサンプリ ング周期TS毎に2チャネル分のアナログ信号をサンプ リングし、各々デジタル信号に変換する。このA/D変 換のための一連の処理は、各サンプリング周期を4分割 した各タイムスロット単位で逐次進められる。各タイム スロットにおいて行われる処理の内容に着目した場合、 連続した8個のタイムスロット、すなわち、サンプリン グ周期に換算して2周期分の時間2TSを一単位として 同一の処理が繰り返される。そとで、以下では、連続し た2個のサンプリング周期TS,およびTS,,からなる 20 0により電圧Vrefが保持される。 期間を想定し、この期間を8分割した各タイムスロット SL1~SL8において行われる本実施形態の動作を順 次説明する。

[0039] (1) タイムスロットSL1 サンプリング周期TS,のタイムスロットSL1におい ては、クロックaおよびa cのみが出力され、他のクロ ックは出力されない。このため、クロックの出力によっ て各アナログスイッチの状態は図6に示すものとなり、 各部では次の動作が行われる。

においては、入力アナログ信号Ain1P、Ain2 P、Ain1NおよびAin2Nのサンプリングが行わ れ、各アナログ信号のレベルに応じた電荷がキャパシタ C1、C11、C5およびC15に各々保持される。

【0041】②積分部40においてはキャパシタC4お よびC8の各々の両端が初期化用アナログスイッチによ って短絡され、積分部40の積分値は0となる。

【0042】31ビットADC部50においては、キャ パシタC18およびC19の各々の保持電圧が比較器5 1の反転入力端および正転入力端に各々入力され、各入 40 れる。 力電圧の比較が行われる。これらの各キャバシタの保持 電圧は、サンプリング周期TS,,, において積分部40 から与えられたものであり、第2チャネルに対応した積 分値に相当するものである。そして、クロックa cが出 力されることにより、上記比較の結果を表すデジタル信 号OUTが出力される。

【0043】ここで、サンプリング周期TS、、、におい て積分部40から得られた第2チャネルの積分値が正で あり、キャパシタC18に正の電圧、キャパシタC19 に負の電圧が保持されていた場合には、比較器51の反 50 LPに与えられ、電圧2VrefがアナログスイッチS

転入力端に対する入力電圧が正転入力端に対する入力電 圧よりも低くなる。この結果、比較器51からデジタル 信号〇UTとして"1"(ハイレベル)が出力される。 一方、1サンプリング周期前に積分部40から得られた 第1チャネルに対応した積分値が負である場合には、比 較器51の反転入力端に対する入力電圧が正転入力端に 対する入力電圧よりも高くなるため、デジタル信号OU Tとして"0"(ローレベル)が出力される。このよう にして比較器51から出力されたデジタル信号は、2タ イムスロットだけ後のタイムスロットSL3において、 クロックacにより帰還クロック生成部60内に取り込 まれることとなる。

10

【0044】 ④上記第2チャネルのデジタル信号が出力 する前は第1チャネルのデジタル信号が出力されるが、 この第1チャネルのデジタル信号は、タイムスロットS L1においてクロックacにより帰還クロック生成部6 0内に取り込まれる。

【0045】51ビットDAC部70においては、キャ パシタC9により電圧0Vが保持され、キャパシタC1

【0046】(2)タイムスロットSL2 このタイムスロットSL2においては、クロックb、b dおよびb1のみが出力され、他のクロックは出力され ない。このため、クロックの出力によって各アナログス イッチの状態は図7に示すものとなり、各部では次の動 作が行われる。

【0047】 ①第1チャネルに対応した入力スイッチド キャパシタ部11および13においては、キャパシタC 1 およびC5に保持された電荷が各々極性が反転された 【0040】 ①入力スイッチドキャパシタ部11~14 30 状態で正相入力線LPおよび逆相入力線LNに各々供給

> 【0048】②帰還クロック生成部60においては、ク ロックbdに同期したタイミングでクロックHbdまた はLbdのいずれかが出力される。いずれのクロックが 出力されるかはタイムスロットSL1において帰還クロ ック生成部60内に取り込まれた第1チャネルに対応し たデジタル信号OUTの値により決定されるものであ り、OUT = "0" である場合にはクロックHbdが、 OUT= "1" である場合にはクロックLbdが出力さ

> 【0049】31ビットDAC部70においては、キャ パシタC9からアナログスイッチS707およびS70 9に対して電圧0Vが出力され、キャパシタC10から アナログスイッチS708およびS710に対して電圧 2Vrefが出力される。そして、サンプリング周期T S₁₋₁において第1チャネルのデジタル信号OUTとし て"0"が出力された場合には、このタイムスロットS L2においてクロックHbdが出力される。従って、電 圧OVがアナログスイッチS707を介して正相入力線

【0050】 **②**第1積分値記憶部21 および23 においては、キャバシタC2 およびC6 に保持された電荷が正相入力線LP および逆相入力線LNに供給される。これ 10 ちの各キャバシタの保持電荷は、サンプリング周期TS 1-1 において積分部40から与えられたものであり、第1チャネルに対応した積分値に相当するものである。

. .

【0051】 ⑤積分部40においては、初期化用アナログスイッチS401 およびS402が開放状態とされるため、正相入力線LPおよび逆相入力線LNを介して供給される上記①、③および④の各信号の積分が行われる。この結果、サンブリング周期TS、における第1チャネルに対応した積分値とタイムスロットSL1において取り込んだ第1チャネルの入力アナログ信号とを加20算し、この加算結果から帰還アナログ信号を減算したものが今回のサンプリング周期TS、における第1チャネルに対応した積分値として得られ、この積分値に相当する電圧が差動増幅器41から正相出力線MPおよび逆相出力線MNに出力される。

【0052】の第2積分値記憶部31および33においては、以上のようにして得られた第1チャネルに対応した積分値に相当する電圧を保持する動作が行われる。すなわち、正相出力線MPからキャバシタC3を介して基準電源Vrefに至る信号経路が形成されるため、この30信号経路を介すことにより積分値の正相成分に相当する電荷がキャバシタC3に保持される。また、逆相出力線MNからキャバシタC7を介して基準電源Vrefに至る信号経路が形成されるため、この信号経路を介すことにより積分値の逆相成分に相当する電荷がキャバシタC7に保持されることとなる。

【0053】の1ビットADC部50においては、正相出力線MPからキャパシタC18を介して基準電源Vrefに至る信号経路と、逆相出力線MNからキャパシタC19を介して基準電源Vrefに至る信号経路が形成40される。この結果、積分部40によって得られる積分値の正相成分に相当する電圧がキャパシタC18に保持され、逆相成分に相当する電圧がキャパシタC19に保持される。

【0054】(3)タイムスロットSL3 このタイムスロットSL3においては、クロックacの みが出力され、他のクロックは出力されない。このた め、クロックの出力によって各アナログスイッチの状態 は図8に示すものとなり、各部では次の動作が行われ る。 【0055】の1ビットADC部50においては、上述したタイムスロットSL1と同様、キャパシタC18およびC19に保持された各電圧を比較器51の反転入力端および正転入力端に供給する動作が行われる。との場合、比較器51に対する各入力電圧は、上記タイムスロットSL2において各キャパシタに保持された第1チャネルの積分値に相当する各電圧の極性を反転させたものとなる。従って、タイムスロットSL2において得られた第1チャネルの積分値が正である場合には、比較器51から1ビットのデジタル信号"1"(ハイレベル)が出力され、負である場合にはデジタル信号"0"(ローレベル)が出力された第1チャネルのデジタル信号0UTは、タイムスロットSL5において発生されるクロックacにより帰還クロック生成部60に取り込まれる。

12

【0056】②上記第1チャネルのデジタル信号が出力される前に出力されていた第2チャネルのデジタル信号は、クロックacによって帰還クロック生成部60内に取り込まれる。

【0057】 **③**積分部40においては初期化用アナログスイッチS401およびS402が導通状態とされるため、積分値が0となる。

【0058】 **⑤**1ビットDAC部70においては、キャパシタC9の両端の電圧が0Vとされ、キャパシタC1 0の両端の電圧がVrefに設定される。

⑥第2積分値記憶部31および33においては、すべてのアナログスイッチが開放状態とされる。このため、キャバシタC3およびC7は、タイムスロットSL2において与えられた電荷をそのまま維持することとなる。

【0059】(4)タイムスロットSL4

このタイムスロットSL4においては、クロックd、bdおよびd1のみが出力され、他のクロックは出力されない。このため、クロックの出力によって各アナログスイッチの状態は図9に示すものとなり、各部では次の動作が行われる。

【0060】 の第2チャネルに対応した入力スイッチドキャパシタ部12および14においては、キャパシタC11およびC15に保持された各電荷が各々極性が反転された状態で正相入力線LPおよび逆相入力線LNに各々供給される。

【0061】 ②帰還クロック生成部60においては、クロックHbdまたはLbdのいずれかがクロックbdに同期したタイミングで出力される。すなわち、直前のタイムスロットSL3において帰還クロック生成部60内に取り込まれた第2チャネルに対応したデジタル信号が"0"である場合にはクロックHbdが出力され、

"1"である場合にはクロックLbdが出力される。

【0062】 **3**1 ビットDAC部70 においては、上記 クロックHbdまたはLbdに基づき、第2チャネルの 50 デジタル信号に対応した帰還アナログ信号が発生され、 正相入力線LPおよび逆相入力線LNに与えられる。な お、この動作の詳細は既にタイムスロットSL2におい て説明した内容と同じであるので説明を省略する。

【0063】④第1積分値記憶部22および24におい ては、キャパシタC12およびC16に保持された各電 荷が各々極性が反転された状態で正相入力線LPおよび 逆相入力線LNに供給される。これらの各キャパシタに 保持された電荷は、サンプリング周期TS、ここにおける 第2チャネルに対応した積分値に相当するものである。

. .

【0064】 5積分部40 においては、正相入力線LP 10 0により電圧Vrefが保持される。 および逆相入力線LNを介して供給される各信号の積分 が行われる。この結果、サンプリング周期TS、、、にお ける第2チャネルに対応した積分値と、タイムスロット SL1において取り込んだ第2チャネルの入力アナログ 信号とを加算し、この加算結果から帰還アナログ信号を 減算したものがサンプリング周期TS, における第2チ ャネルに対応した積分値として得られ、この積分値に相 当する電圧が差動増幅器41から正相出力線MPおよび **逆相出力線MNに出力される。**

ては、以上のようにして得られた第2チャネルに対応し た積分値に相当する電荷をキャパシタC13およびC1 7に保持する動作が行われる。

【0066】**⑦**積分部40から1ビットADC部50に 対し、第2チャネルの積分値の正相成分に相当する電圧 および逆相成分に相当する電圧は供給される。これらの 各電圧は1ビットADC部50内のキャパシタC18お よびC19に保持される。

【0067】(5)タイムスロットSL5

サンプリング周期TSィィ₁のタイムスロットSL5にお いては、上述したタイムスロットSL1と同様、クロッ クaおよびacのみが出力され、他のクロックは出力さ れない。このため、クロックの出力によって各アナログ スイッチの状態は図10に示すものとなり、各部では次 の動作が行われる。

【0068】 ①入力スイッチドキャパシタ部11~14 においては、再び入力アナログ信号AinlP、Ain 2P、AinlNおよびAin2Nのサンプリングが行 われ、各アナログ信号のレベルに応じた電荷がキャパシ タC1、C11、C5およびC15に各々保持される。 【0069】②積分部40においてはキャパシタC4お よびC8の各々の両端が初期化用アナログスイッチによ って短絡され、積分部40の積分値は0となる。

【0070】301ビットADC部50においては、キャ パシタC18およびC19に保持された各電圧が各々極 性が反転された状態で比較器51の反転入力端および正 転入力端に各々入力される。これらの各キャパシタに保 持された電圧は、サンプリング周期TSIのタイムスロ ットSL4において積分部40から得られたものであ り、第2チャネルに対応した積分値に相当する。そし

14

て、クロックacが出力されることにより、この比較の 結果を表す第2チャネルのデジタル信号OUTが比較器 51から出力される。

【0071】 ②上記第2チャネルのデジタル信号が出力 される前に出力されていた第1チャネルのデジタル信号 は、クロックacにより帰還クロック生成部60内に取 り込まれる。

【0072】51ビットDAC部70においては、キャ パシタC9により電圧0Vが保持され、キャパシタC1

【0073】(6)タイムスロットSL6 このタイムスロットSL6においては、クロックb、b dおよびb2のみが出力され、他のクロックは出力され ない。とのため、クロックの出力によって各アナログス イッチの状態は図11に示すものとなり、各部では次の 動作が行われる。

【0074】 ①第1チャネルに対応した入力スイッチド キャパシタ部11および13においては、キャパシタC 1およびC5に保持された各電荷が各々極性が反転され 【0065】 @第2積分値記憶部32 および34 におい 20 た状態で出力され、正相入力線LPおよび逆相入力線L Nに各々供給される。

> 【0075】②帰還クロック生成部60においては、ク ロックbdに同期したタイミングでクロックHbdまた はLbdのいずれかが出力される。いずれのクロックが 出力されるかはタイムスロットSL5において取り込ま れた第1チャネルに対応したデジタル信号OUTの値に より決定されるものであり、OUT= "0"である場合 にはクロックHbdが、OUT="1"である場合には クロックLbdが出力される。

【0076】301ビットDAC部70においては、上記 クロックHbdまたはLbdに基づいて、サンプリング` 周期TS, における第1チャネルのデジタル信号に対応 した帰還アナログ信号が発生され、正相入力線しPおよ び逆相入力線LNに与えられる。

【0077】④第2積分値記憶部31および33におい ては、キャパシタC3およびC7に保持された電荷が各 々極性が反転されて正相入力線LPおよび逆相入力線L Nに供給される。これらの各キャパシタに保持された電 荷は、サンプリング周期TS、において積分部40から 40 与えられたものであり、サンプリング周期TS, におけ る第1チャネルに対応した積分値に相当するものであ る。

【0078】6積分部40においては、初期化用アナロ グスイッチS401およびS402が開放状態とされる ため、正相入力線LPおよび逆相入力線LNを介して供 給される上記各信号の積分が行われる。この結果、サン プリング周期TS,における第1チャネルに対応した積 分値とタイムスロットSL5において取り込んだ第1チ ャネルの入力アナログ信号とを加算し、この加算結果か 50 ら帰還アナログ信号を減算したものが今回のサンプリン

グ周期TS...における第1チャネルに対応した積分値 として得られ、この積分値に相当する電圧が差動増幅器 41から正相出力線MNおよび逆相出力線MNに出力さ れる。

【0079】6第1積分値記憶部21および23におい ては、以上のようにして得られた第1チャネルに対応し た積分値に相当する電圧を保持する動作が行われる。

【0080】 **②**1ビットADC部50においては、積分 部40によって得られる第1チャネルの積分値の正相成 分に相当する電圧がキャパシタC18に保持され、逆相 10 成分に相当する電圧がキャパシタC19に保持される。 【0081】以上のようにタイムスロットSL6におけ る処理内容は、サンプリング周期TSIのタイムスロッ トSL2での処理内容と実質的に同じであり、第1積分 値記憶部21および23と第2積分値記憶部31および 33の果す役割が入れ替わっている点のみが相違してい

. .

[0082] (7) タイムスロットSL7 このタイムスロットSL7においては、上述したタイム スロットSL3と同様、クロックacのみが出力され、 他のクロックは出力されない。このため、クロックの出 力によって各アナログスイッチの状態は図12に示すも のとなり、各部では次の動作が行われる。

【0083】**①**1ビットADC部50においては、キャ パシタC18およびC19に保持された各電圧が各々極 性が反転されて比較器51の反転入力端および正転入力 端に入力され、これらの各入力電圧が比較される。これ らの各キャパシタに保持された各電圧は、タイムスロッ トSL6において積分部40から与えられたものであ り、第1チャネルの積分値に相当する。そして、クロッ 30 クacが与えられることにより、上記比較の結果を表す 第1チャネルのデジタル信号が出力される。

【0084】②上記第1チャネルのデジタル信号が出力 される前に出力されていた第2チャネルのデジタル信号 は、クロックacによって帰還クロック生成部60内に 取り込まれる。

【0085】3積分部40においては初期化用アナログ スイッチS401およびS402が導通状態とされるた め、積分値が0となる。

バシタC9の両端の電圧が0Vとされ、キャパシタC1 0の両端の電圧がVrefに設定される。

【0087】 6第1 積分値記憶部21 および23 におい ては、すべてのアナログスイッチが開放状態とされる。 このため、キャパシタC2およびC6は、タイムスロッ トSL6において与えられた電荷をそのまま維持すると ととなる。

[0088] (8) タイムスロットSL8 このタイムスロットSL8においては、クロックd、b ない。このため、図13に示すように、クロックd、b dまたはd2が与えられたアナログスイッチが導通状態 とされ、他のアナログスイッチは開放状態とされる。と の結果、各部では次の動作が行われる。

16

【0089】 ②第2チャネルに対応した入力スイッチド キャパシタ部12および14においては、キャパシタC 11 およびC15 に保持された各電荷が各々極性が反転 された状態で出力され、正相入力線LPおよび逆相入力 線LNに各々供給される。

【0090】②帰還クロック生成部60においては、ク ロックHbdまたはLbdのいずれかがクロックbdに 同期したタイミングで出力される。すなわち、直前のタ イムスロットSL7において帰還クロック生成部60内 に取り込まれた第2チャネルに対応したデジタル信号が "0"である場合にはクロックHbdが出力され、

"1"である場合にはクロックLbdが出力される。 【0091】31ビットDAC部70においては、第2 チャネルのデジタル信号に対応した帰還アナログ信号が 発生され、正相入力線LPおよび逆相入力線LNに与え

20 られる。

【0092】④第2積分値記憶部32および34におい ては、キャパシタC13およびC17に保持された各電 荷が各々極性が反転された状態で正相入力線LPおよび 逆相入力線しNに供給される。これらの各キャパシタに 保持された電荷は、サンプリング周期TS」における第 2 チャネルに対応した積分値に相当するものである。

【0093】5積分部40においては、初期化用アナロ グスイッチS401 およびS402が開放状態とされる ため、正相入力線LPおよび逆相入力線LNを介して供 給される各信号の積分が行われる。この結果、サンプリ ング周期TS, における第2チャネルに対応した積分値 と、タイムスロットSL5において取り込んだ第2チャ ネルの入力アナログ信号とを加算し、この加算結果から 帰還アナログ信号を減算したものがサンプリング周期T S,,,における第2チャネルに対応した積分値として得 られ、この積分値に相当する電圧が差動増幅器41から 正相出力線MPおよび逆相出力線MNに出力される。

【0094】6第1積分値記憶部22および24におい ては、以上のようにして得られた第2チャネルに対応し 【0086】 ⑤1ビットDAC部70においては、キャ 40 た積分値に相当する電荷をキャパシタC12およびC1 6に保持する動作が行われる。

> 【0095】**⑦**積分部40から1ビットADC部50に 対し、第2チャネルの積分値の正相成分に相当する電圧 および逆相成分に相当する電圧は供給される。これらの 各電圧は1ビットADC部50内のキャパシタC18お よびC19に保持される。サンプリング周期が切り換わ り、再びタイムスロットSL1になると、この保持され た電圧が比較器51に与えられ、第2チャネルのデジタ ル信号が出力される訳である。

dおよびd2のみが出力され、他のクロックは出力され 50 【0096】 このように、タイムスロットSL8 におけ

る処理内容は、実質的にタイムスロットSL4での処理 内容と同じであり、第1積分値記憶部22 および24と 第2積分値記憶部32 および34の果す役割が入れ替わっているのみである。

【0097】以後、同様にタイムスロットSL1~SL 8に対応した各処理が繰り返し実行され、第1チャネル および第2チャネルの各入力アナログ信号のA/D変換 が進められる。

【0098】C. 他の実施形態

٠..

本発明の実施形態には、以上説明したものの他、種々の 10 ものが考えられる。例えば次の通りである。

【0099】(1)上記実施形態ではアナログ信号を平 衡信号とし、差動増幅器によって構成された積分部によ りアナログ信号の積分を行うようにしたが、不平衡なア ナログ信号を差動型でない通常の積分器で積分するよう にしてもよい。

【0100】(2)上記実施形態では第1チャネルおよび第2チャネルのアナログ信号を入力スイッチドキャバシタ部で同時にサンプリングするようにしたが、このサンプリングタイミングをチャネル間でずらしてもよい。【0101】(3)積分部が各々定められたタイムスロットで第1チャネルに対応した積分処理および第2チャネルに対応した積分処理をするように構成されていればよく、この動作が保証されている限り、第1チャネルおよび第2チャネルのアナログ信号の入力形態は各種変更可能である。

【0102】(4)各チャネル毎に1個の積分値記憶部のみを設け、この積分値記憶部の保持電荷を使用して積分部による積分処理を終えた後、新たな積分値に相当する電荷を積分値記憶部に保持させるようにしてもよい。積分処理を行うタイムスロットとは別に積分値に相当する電荷を保持するためのタイムスロットを設けなければならないが、積分値記憶部の数を半減させることができるという利点がある。

【0103】(5)上記実施形態では、2チャネルのアナログ信号を取り扱う例を示したが、これより多数のチャネルのアナログ信号を取り扱う場合にはチャネル数に対応した入力スイッチドキャバシタ部および積分値記憶部を設け、タイムスロットも各チャネルの処理に必要なだけ設ければよい。

【0104】(6)上記実施形態では、外部から供給さ

れる2チャネルのアナログ信号を取り扱う例を示したが、A/D変換器の内部で発生するアナログ信号を入力スイッチドキャパシタ部を介して入力するようにしてもよい。例えば積分部40によって正相出力線MPおよび逆相出力線MNに出力されたアナログ信号を入力スイッチドキャパシタ部を介して再入力するように構成し、入力アナログ信号の積分を2回行い、2次のデルタシグマ変調を行うようにしてもよい。3次以上のデルタシグマ

[0105]

変調を行う場合も同様である。

【発明の効果】以上説明したように、この発明によれば、時分割制御の下、複数チャネルに対応した積分処理を1個の積分手段によって順次実行することができるので、小規模な回路構成で、複数チャネルを処理可能なA/D変換器を実現することができるという効果がある。【図面の簡単な説明】


- 【図1】 請求項1に係る発明の構成を示す図である。
- 【図2】 請求項2に係る発明の構成を示す図である。
- 【図3】 請求項3に係る発明の構成を示す図である。
- 【図4】 この発明の一実施形態であるA/D変換器の 構成を示すブロック図である。
- 【図5】 同実施形態の動作を示すタイミングチャート である。
- 【図6】 同実施例の動作状態を示す図である。
- 【図7】 同実施例の動作状態を示す図である。
- 【図8】 同実施例の動作状態を示す図である。
- 【図9】 同実施例の動作状態を示す図である。
- 【図10】 同実施例の動作状態を示す図である。
- 【図11】 同実施例の動作状態を示す図である。
- 【図12】 同実施例の動作状態を示す図である。
- 【図13】 同実施例の動作状態を示す図である。
- 【図14】 従来のデルタシグマ変調型A/D変換器の 構成を示すブロック図である。

【図15】 従来のデルタシグマ変調型A/D変換器の 構成を示すブロック図である。


【図16】 従来のデルタシグマ変調型A/D変換器の 構成を示すブロック図である。


【符号の説明】

11……積分手段、12, 12, ~……積分値記憶手 40 段、13……量子化手段、14……逆量子化手段、15 ……スイッチ手段。




[図14]







【図3】




[図16]




【図4】




【図5】




【図6】




【図7】




【図8】




【図9】



【図10】




[図11]



[図12]

-:



【図13】

-- 1

